

Soluzione della Prova Scritta di Complementi di Elettronica II

14 Giugno 2016

- 1) Il circuito in esame è statico e rappresenta un *latch* trasparente durante il livello basso del *clock* ϕ . Da questo si deducono immediatamente le forme d'onda sul nodo q .
- 2) Il ritardo intrinseco della tecnologia si calcola come il ritardo di un inverter con capacità di carico pari a quella di ingresso. Detta $C_{M1} = L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0} \simeq 0.424 fF$ la capacità del transistor ad area minima L_{MIN}^2 , il tempo t_{p0} può essere ottenuto considerando un invertitore a dimensionamento minimo:

$$t_{p0} = \frac{2(1 + \varepsilon)C_{M1}}{\beta'_n V_{DD}} F(V_T/V_{DD}) = 58ps$$

dove $F(V_T/V_{DD})$ vale circa 2.74 per i valori di V_{DD} e V_T in esame, mentre $\varepsilon = \beta'_n/\beta'_p = 2$.

Per quanto riguarda il *logical effort* g_R , notiamo che i dimensionamenti degli *nMOS* e *pMOS* dei blocchi $R1$ ed $R2$ devono essere pari rispettivamente a 2 e 2ε affinché la resistenza equivalente sia uguale a quella di un invertitore ad area minima. La corrispondente capacità di ingresso per i *gate* $R1$ ed $R2$ sarà $2(1 + \varepsilon)C_{M1}$ e quindi avremo $g_R = 2$.

- 3) Il ritardo fra D e q deve essere valutato quando il *latch* è trasparente e quindi per $\phi = 0$. In questa situazione il *gate* $R2$ gioca il semplice ruolo di un carico sul nodo di uscita. Infatti sul nodo q insistono la capacità $C_W = 3.5 fF$ ed anche la capacità di ingresso C_{R2} di $R2$. Si deduce che il dimensionamento ottimo di $R2$ per minimizzare il ritardo da D a q è semplicemente quello minimo, ovvero *nMOS* dimensionato ad 1 e *pMOS* dimensionato a $\varepsilon = \beta'_n/\beta'_p = 2$ (per la simmetria dei ritardi). In questo caso la capacità totale sull'uscita q vale $C_{OUT} = C_W + (1 + \varepsilon)C_{M1} = 4.77 fF$. La capacità di ingresso C_{in} al nodo D vale $C_{in} = 2(1 + \varepsilon)C_{M1} = 2.54 fF$ quindi, trascurando il *parasitic effort* (ovvero il le capacità parassite C_{j0} e C_{GS0}), il *path effort* risulta $F = g_R \cdot (C_{OUT}/C_{in}) = 3.75$.

Il numero degli stadi è due e quindi avremo uno *stage effort* ottimo pari a $\hat{f} = \sqrt{F} = 1.94$, da cui deduciamo la capacità di ingresso dell'invertitore $I1$ che vale $C_{inv} = C_{OUT}/\hat{f} = 2.46 fF$. Siccome $C_{inv} = S_{inv}(1 + \varepsilon)C_{M1}$ possiamo immediatamente calcolare il dimensionamento di $I1$ come $S_{inv} = C_{inv}/(1 + \varepsilon)C_{M1} = 1.94$.

Se trascuriamo il *parasitic effort* dei *gate* avremo un ritardo da D a q pari a:

$$T = t_{p0}(2\hat{f} + 0) \simeq 225ps$$